存在多种语音算法，其要求语音处理系统的前端提供满足算法精度要求的数字采样信号。
因此，前端A / D和D / A需要具有高采样率和采样精度。
语音处理系统也有实时要求。
在一些应用中，语音编解码算法，加密和解密算法，信道编解码算法，甚至调制和解调算法都在同一芯片中实现，因此需要系统的数据处理能力。
强大的存储空间。
在典型的DSP应用系统中，可以实现DSP加存储器，A / D，D / A和外围接口。
但是，越来越多的场合要求系统完成与外部系统的通信和控制，如人机界面，信道传输设备和其他控制功能。
这些都可以采用MCU + DSP的结构来弥补单DSP系统的控制能力不足。
模拟语音由一个由功率放大器组成的带通滤波器组成，通过TLV320AIC10的模拟/数字转换器（ADC）将其转换为8 000 Hz的数字信号。
信号的精度为16位，输入模拟信号的幅度为-3.3至3.3V。
数字化语音信号通过同步串口（McBSP）传输到DSP（TMS320VC5510A）内部缓冲区，并发送到编码器进行编码。
所获得的数据流通过同步串行端口（McBSP）和信道接口发送到终端，并在信道编码后发送。
从信道接收的码流通过同步串口（McBSP）发送到DSP内的缓冲器，发送到解码器进行解码，获得的数字化语音通过同步串口（McBSP）发送到TLV320AIC10。
（ADC），转换为模拟信号输出。
为了增强硬件平台的控制能力，DSP（TMS320VC5510A）通过主机接口（HPI）与MCU（MSP430F149）进行通信。
并添加了内存闪存（SST39VF800A）以确保它可以脱机运行。
由于MCU具有强大的事件响应能力且DSP具有强大的数据处理能力，因此MCU可以针对不同的算法动态地改变系统的工作频率和DSP的工作状态，从而降低系统功耗。
例如，在平台中，清华大学独立开发的600,1100和2 400 bps语音算法需要针对不同的算法进行动态配置。
DSP使用MCU提供的8.192MHz时钟来倍增片内集成DPLL，以获得所需的主时钟。
由于系统的部分代码处于54兼容模式，在系统软件的主要功能中，当不需要编解码器操作时，系统可以处于正常状态，即IDLE1或IDLE2状态。
可以使用c55x系列的IDLE域（IDLE域）机制来管理更具体的管理[6]。
这三种状态描述如下：NO IDLE：定时器，通用串口和核心处于正常工作模式。
IDLE 1：定时器和通用串行端口在正常模式下工作。
内核处于IDLE状态，并通过中断唤醒。
IDLE 2：定时器，通用串行端口和内核都处于IDLE状态，并被中断唤醒。
对于不同的算法，由于所需的数据量不同，可以保证算法运算的最小系统频率是不同的。
通过针对不同的数据操作动态调整系统的操作状态，可以最大化降低功耗的目的，从而实现针对不同计算量的功耗控制。
在实际使用中，当DSP：运行600SELP算法时，系统工作在32.768MHz;运行1 200SELP算法时，系统工作在40.960MHz;当运行2 400SELP算法时，系统工作在24.576MHz。
与81.92MHz的单次操作相比，系统功耗分别降低了41％，36％和48％，大大降低了系统功耗。
硬件平台成功运行G.723.1，G.729A / B，CVSD等算法，取得了良好的效果，具有广阔的应用前景。
